전기공학

연산증폭기와 필터

이상 연산증폭기, 반전·비반전 이득, RC 저역·고역, 차단주파수.

기초

이상 연산증폭기

이상 모델은 차동 이득이 무한, 입력 전류 0, 출력은 피드백이 시키는 대로입니다. 네거티브 피드백이 있으면 두 입력 전압이 같아지려 합니다(가상 단락). 실제 칩은 이득이 유한하고, 오프셋·슬루레이트·대역이 있습니다. 전원 레일을 넘지 못하고, 디커플링 커패시터가 필요합니다. 발진은 배선과 부하가 위상 여유를 깎을 때 납니다.

반전과 비반전

비반전 증폭은 이득 1 + R_f/R_g 이고 입력 임피던스가 높습니다. 반전 증폭은 이득 −R_f/R_in 이고, 가상 접지 때문에 입력 임피던스는 R_in 입니다. 전압 팔로워는 이득 1 버퍼입니다. 저항 비로 이득을 정하므로, 정밀도는 저항 공차와 칩의 개루프 이득에 달립니다. 입력 바이어스 전류가 큰 칩은 경로 저항을 맞춰 줍니다.

RC 필터

직렬 R과 접지 C는 저역 통과입니다. 높은 주파수는 C가 단락처럼 보입니다. 자리를 바꾸면 고역 통과입니다. 1차 필터는 십진당 20 dB씩 기울고, 위상은 차단 근처에서 90°를 향해 돕니다. 캐스케이드로 차수를 올리지만 완충이 없으면 단이 서로 부하가 됩니다. 오디오·센서·안티앨리어싱이 같은 뼈대를 씁니다.

능동 필터 스케치

연산증폭기에 RC를 붙이면 인덕터 없이 2차 응답과 이득을 만들 수 있습니다. Sallen–Key 가 교과서 예입니다. Q가 높으면 차단 근처가 뾰족해지고 발진에 더 가깝습니다. 디지털 필터는 샘플 뒤에 쓰므로, 그 앞의 아날로그 저역이 앨리어싱을 막습니다. 부품 값의 온도 드리프트가 정확한 음악 크로스오버를 흔듭니다.

공식

비반전 이득

G = 1 + R_f / R_g

출력/입력. 동위상.

기호

R_f 피드백 저항
R_g 접지 쪽 저항

반전 이득

G = − R_f / R_in

가상 접지. 입력 임피던스 ≈ R_in.

기호

R_in 입력 저항

RC 차단주파수

f_c = 1 / (2π R C)

|H| 가 1/√2 인 점 (1차).

기호

R 저항
C 정전용량

1차 저역 |H|

|H(jω)| = 1 / √(1 + (ω/ω_c)²)

ω_c = 2π f_c. 고역은 ω/ω_c 를 뒤집습니다.

기호

ω_c 차단 각진동수

핵심 표

가상 단락	네거티브 피드백 + 큰 개루프 이득일 때만. 비교기는 해당 없음
십진당 기울기	1차 ±20 dB/dec, 2차 ±40 dB/dec
유니티 이득 대역	이득·대역 곱이 대략 일정한 칩이 많음